DIALOG(R) File 351:Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

010272590 **Image available**
WPI Acc No: 1995-173845/ 199523

XRPX Acc No: N95-136361

Lead frame for LOC structure of semiconductor memory device - incorporates frame with number of extension pieces extending between inner leads and laminated frame

Patent Assignee: SHINKO DENKI KOGYO KK (SHIA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 7094658 A 19950407 JP 93232955 A 19930920 199523 B

Priority Applications (No Type Date): JP 93232955 A 19930920

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes


JP 7094658 A 4 H01L-023/50

Abstract (Basic): JP 7094658 A

The lead frame (20) consists of inner leads (26) under the surface of the semiconductor element. The semiconductor element and the upper sides of the inner leads are connected. The inner leads are layered through an insulated layer (34). A frame with a number of extension pieces (32a) extend between the inner leads and a laminated frame (32). ADVANTAGE - Shortens length of wire linked to semiconductor

element. Raises degree of freedom of design of semiconductor element.

Dwg.1/4



Title Terms: LEAD; FRAME; STRUCTURE; SEMICONDUCTOR; MEMORY; DEVICE; INCORPORATE; FRAME; NUMBER; EXTEND; PIECE; EXTEND; INNER; LEAD; LAMINATE; FRAME

Derwent Class: U11

International Patent Class (Main): H01L-023/50

International Patent Class (Additional): H01L-021/60

File Segment: EPI

Manual Codes (EPI/S-X): U11-D03A1A; U11-D03A2; U11-E01A

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-94658

(43)公開日 平成7年(1995)4月7日


技術表示箇所	P I	庁内整理番号	}	膜別記号		(51) Int.CL.6		
			s x	23/50	H01L			
			Y					
•		6918-4M	В	301	21/60			
未請求 請求項の数2 OL (全 4 頁)	審査請求							
000190688	(71)出顧人		55	特顯平5-2329 5	} 4	21) 出題番号		
新光電気工業株式会社								
長野県長野市大字栗田字舎利田711番地		平成5年(1993)9月20日			3	22) 出顧日		
深瀬 克哉	(72)発明者			•				
長野県長野市大字栗田字舎利田711番地								
新光馆気工業株式会社内				•				
飯島 階度	(72)発明者							
長野県長野市大字栗田字舎利田711番地								
新光電気工業株式会社内								
官沢 三宏	(72)発明者	•						
長野県長野市大字栗田字合利田711番地								
新光電気工業株式会社内		•						
弁理士 綿貫 隆夫 (外1名)	(74)代理人							

(54) 【発明の名称】 リードフレーム

(57)【要約】

【目的】 半導体素子の設計上の自由度を高めることができる。

【構成】 半導体素子36がインナーリード26の下面側にインナーリード26に時がって搭載され、酸半導体素子36とインナーリード26の上面側とが電気的に接続されるLOC構造の半導体装置に用いるリードフレームにおいて、前配インナーリード26上に絶縁層34を介して積層され、かつ所望のインナーリード26間に延出する複数の延出片32aを有する枠状の積層フレーム32を設けたことを特徴としている。



【特許請求の範囲】

【請求項1】 半導体素子がインナーリードの下面側にインナーリードに跨がって搭載され、該半導体素子とインナーリードの上面側とが電気的に接続されるLOC構造の半導体装置に用いるリードフレームにおいて、前記インナーリード上に絶縁層を介して積層され、かつ所望のインナーリード間に延出する複数の延出片を有する枠状の積層フレームを設けたことを特徴とするリードフレーム。

【請求項2】 半導体素子がインナーリードの下面側に 10 インナーリードに跨がって搭載され、該半導体素子とインナーリードの上面側とが電気的に接続されるLOC棒 造の半導体装置に用いるリードフレームにおいて、

前記インナーリード下面側に搭載される半導体素子との 間に介在するようにインナーリード下面側に絶縁層を介 して積層され、半導体素子の基準電圧端子もしくは電源 電圧端子と接続される枠状の積層フレームを設けたこと を特徴とするリードフレーム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はLOC構造の半導体装置の用いるリードフレームに関する。

[0002]

【従来の技術】LOC (Lead on chip) 構造の半導体装 置は、主としてメモリー用の半導体装置に用いられ、図 4に示すように、半導体素子10の上面側を電気的絶縁 性の接着テープ13を介してインナーリード12の下面 側と接着することにより、インナーリード12に跨がっ て半導体素子10が搭載され、該半導体素子10の端子 とインナーリード12の上面側とがワイヤ14により接 30 続されて用いられる。なお、16はインナーリード12 の内側に半導体素子の長手方向に設けられたバスバーリ ードで、一方のパスパーリードは半導体素子10の基準 電圧端子とワイヤ18により接続され、他方のバスバー リードは半導体素子10の電源電圧端子とワイヤ18に より接続される。このLOC構造の半導体装置によれ は、半導体素子10がインナーリード12下面に跨がっ て搭載され、インナーリードを半導体素子上面の任意の 位置まで延出させることができるため、ワイヤ長を短く できるなど半導体素子10の設計上の制約が少ないと と、パッケージ実装効率が高いこと、配線遅延時間が改 善されるなどの利点がある。

[0003]

【発明が解決しようとする課題】上記のようにLOC構造の半導体装置には多くの利点があるが、本発明者はさらに半導体素子の設計上の自由度を高めたLOC構造の半導体装置に用いるリードフレームを開発した。

【0004】すなわち本発明は半導体素子の設計上の自由度をさらに高めることのできるLOC構造の半導体装置に用いるリードフレームを提供することを目的とす

る。

[0005]

【課題を解決するための手段】本発明は上記目的を達成 するため次の構成を備える。すなわち、半導体素子がイ ンナーリードの下面側にインナーリードに跨がって搭載 され、該半導体素子とインナーリードの上面側とが電気 的に接続されるLOC構造の半導体装置に用いるリード フレームにおいて、前記インナーリード上に絶縁層を介 して積層され、かつ所望のインナーリード間に延出する 複数の延出片を有する枠状の積層フレームを設けたこと を特徴としている。また本発明では、半導体素子がイン ナーリードの下面側にインナーリードに跨がって搭載さ れ、該半導体素子とインナーリードの上面側とが電気的 に接続されるLOC構造の半導体装置に用いるリードフ レームにおいて、前記インナーリード下面側に搭載され る半導体素子との間に介在するようにインナーリード下 面側に絶縁層を介して積層され、半導体素子の基準電圧 端子もしくは電源電圧端子と接続される枠状の積層フレ ームを設けたことを特徴としている。

2

20 [0006]

【作用】本発明に係るLOC用リードフレームによれば、半導体素子と接続するワイヤの長さを短くでき、また半導体素子の設計の自由度を高めることができる。 【0007】

【実施例】以下、本発明の好適な実施例を添付図面に基 づいて詳細に説明する。図1はLOC用リードフレーム 20の平面図を示す。22はレール部、24はアウター リード、26はインナーリード、28はダムバー、30 はパスパーリードである。2本のパスパーリード30は それぞれコの字状をなしてインナーリード26先端側に 位置する基準電圧または電源電圧リードになっている。 32は枠状の積層フレームであり、絶縁性の接着シート 34によりインナーリード26上面側に固着されてい る。積層フレーム32からは、隣り合うインナーリード 26間に延びる複数の延出片32aが形成されている。 延出片32aは設計に応じて適宜数設けることができ る。延出片32aは図2(a) に示すように中途で折曲さ れて、インナーリード26間に進入する部位がインナー・ リード26と同一平面上に位置するようなされている。 40 また延出片32aとは反対側に延出する延出片32bを 設けて、該延出片32bを外部接続用のリード26aに スポット溶接等により接続する。あるいは積層フレーム 32上の任意の位置とリード26aとの間をワイヤ(図 示せず) により接続するか、リード26aと積層フレー ム32との間に導電性接着剤(図示せず)を介在させて 導通をとるようにしてもよい。

【0008】上記のように形成されていて、半導体素子36は図2に示すように、絶縁性の接着シート38により、インナーリード26、延出片32a、バスパーリー50 ド30の下面に接着されて固定される。半導体素子36

の上面に一列に配設された端子40と、対応するバスバーリード30、インナーリード26、延出片32aとの間をワイヤ42、43によって接続する。バスバーリード30は例えば基準電圧端子に、また延出片32aは例えば電源電圧端子に接続する。電源電圧端子を積層フレーム32から延出する延出片32aに接続し、延出片32bを介してリード26aに接続する。なおバスバーリード30は必ずしも設けるを要しない。この場合には延出片32aを基準電圧端子と接続することもできる。またこの場合には、インナーリード26、延出片32a先 10端を各端子40にさらに近づけることができるから、ワイヤ42、43の長さを短くできる。また半導体素子36上面にバスバーリード30が位置しないことから、半導体素子36の設計の自由度がそれだけ向上する。

【0009】図3は他の実施例を示す。本実施例では、インナーリード26の下面側に絶縁性の接着シート50を介して枠状の積層フレーム51を固着し、さらにこの積層フレーム51の下面に絶縁性の接着シート52により枠状の積層フレーム53を固着している。半導体素子36は絶縁性の接着シート54により積層フレーム53。の下面に固着される。半導体素子36の端子40と、積層フレーム53、積層フレーム51、インナーリード26とはワイヤ55、58、57により接続される。積層フレーム51、積層フレーム53と各外部接続用のリード26aとは、前配実施例と同様にして各積層フレーム51、53に延出片(図示せず)を設けて、該延出片を各リード26aにスポット溶接して接続するなどすればよい。積層フレーム53は基準電圧用の、積層フレーム*

*51は電源電圧用のブレーンとして使用できる。本実施 例でもワイヤ55、56、57を短くでき、また半導体 素子36の設計の自由度を高めることができる。なお積 層フレームは1層でもよい。

[0010]

【発明の効果】本発明に係るLOC用リードフレームによれば、半導体素子と接続するワイヤの長さを短くでき、また半導体素子の設計の自由度を高めることができる。

10 【図面の簡単な説明】

【図1】第1の実施例を平面図である。

【図2】(a) は第1の実施例の部分断面図、(b) は部分平面図である。


【図3】第2の実施例を示した部分断面図である。

【図4】従来例を示す部分断面図である。


【符号の説明】


- 20 LOC構造の半導体装置用リードフレーム
- 26 インナーリード
- 30 パスパーリード
- 0 32 積層フレーム
 - 32a 延出片
 - 34 接着材シート
 - 36 半導体素子
 - 38 接着材シート
 - 40 端子
 - 51 積層フレーム
 - 53 積層フレーム

【図1】




【図2】





【図3】



【図4】

